Cannonlake



What is Cannonlake? 


Cannonlake was apparently meant to be the succesor to Skylake, featuring 8 cores on the mainstream desktop with a token IPC jump of 5%~, but due to 10nm woes Desktop and Server Cannonlake were scrapped and were replaced with two 14nm desktop lineup slot ins, known as Kabylake and Coffee Lake respectively, I believe the server lineup was then replaced by Cascade lake, which is a Skylake SP refresh on 14nm++. Cannonlake is now Y/U dual core parts, likely due to yields, clocks and performance of Intel's first generation 10nm.





Source For 8 core Cannonlake 

The screen shot is quite old, from 2015.





Die Size: 

Cannonlakes 2+2 part is estimated to be 70.5mm^2 from a wafer shot taken by Ian Cutress from Anandtech 





Source






Features

Cannonlake will apparently feature GT2 40EUs based on Gen10 IGPU.
First Gen 10nm from Intel
It will feature 2 cores Y/U parts only. 5.2/15w respectively
It supports AVX512, more so than the Skylake SP core (and Icelake even more than that)









Icelake




What is Icelake?


Icelake is a new architecture, directly replacing the Skylake core that the 6th 7th and 8th gen processors all use. Icelake is based on Intel's second generation 10nm(+) It is rumored to feature 8 cores on the mainstream platform. There is very likely to be a long overdue IPC increase of 5-10%~ due to 10nm woes they had to delay Icelake(apparently), It was meant to come after Cannonlake desktop, but as we know that was scrapped and replaced with Kabylake and Coffeelake. 





Features: 

Icelake is to feature 10nm+, Intel's second generation 10nm
Icelake is apparently to feature upto 8 cores on the mainstream
Icelake is apparently to feature Gen11 IGPU Graphics, version and EU amount unknown
Apparently has 48kb L1 cache per core instead of 32kb on the Skylake core
Icelake MAY feature EMIB integration (unlikely IMO)
Even more support for AVX512 instructions (as seen above)
Should range from Mobile all the way upto Server
Icelakes Server platform is named Whitley







AVX-512 Compatibility.png
















아이스레이크 geekbench 테스트









사용된 CPU는 Intel Core TM M7-6Y75 @ 2.00 GHz 







여기서 보면 L3 캐쉬가 12288 KB 를 보면 6코어 인 것 같습니다. 아마 최초 계획상으로는 6코어로 내놓을 생각이었던 것
같습니다. 그런데 싱글코어 점수가 무지하게 높습니다. 보통 스카이레이크 CPU 계열이 5700~5900 점 정도 되는 것으로 아는데
8265 점 이네요 멀티코어 점수는 예상외로 낮습니다. 싱글이 저 점수로 나오면 좋겠는데 당연히 그럴리가 없겠지요?







스카이레이크도 역대 최대의 IPC 향상 ( 50% 이상) 떠벌렸는데 나온것은 고작 10% 향상입니다. 
특정 그래픽 필터 먹을때나 하스웰 대비 동클럭에서 50% 향상이 됩니다. 예) MAME Plus! 0.168 에서 Hq2x 필터 먹을때









아이스레이크 성능 추측





Here are my predictions for the Ice Lake core changes:

Ice Lake 코어의 변경에 대한 내 예측은 다음과 같습니다.






- Increase the size of the uOp cache and allow for >6 uOps to be sent to the uOp queue from this cache per cycle.




uOp 캐시의 크기를 늘리고 >6 uOps를 사이클당 이 캐시에서 uOp 대기열로 보내는것이 가능하게 됩니다.






- Widen decode; SKL can issue 5 uOps from the legacy decode pipeline (it uses 4 hardware decoders but with "tricks" to get a peak of 5 uOps), but I think they'll add an additional decoder.




- 폭 넓어진 디코드; 스카이레이크는 레거시 디코드 파이프 라인에서 5 uOps를 발행 할 수 있습니다 (4 개의 하드웨어 디코더를 사용하지만 "트릭"을 사용하여 5 uOps 의 peak를 얻을 수 있음).하지만 인텔은 추가 디코더를 추가 할 것입니다.






- To take advantage of wider instruction supply in the front end, I expect Intel to go from an 8-wide backend to a 10-wide backend (similar to Zen), though I'd expect the schedule to remain unified rather than a split Int/FP as in the Zen uArch.




- 프런트 엔드에서 넓어진 명령어 공급을 유리하게 하려면 비록 내가 인텔의 일정(schedule)이 (Zen 아키텍쳐 처럼) Int(정수) / FP(실수) 분할보다 통합된 상태로 유지되기를 기대하더라도 인텔이 8-wide 백엔드에서 10-wide 백엔드 ( Zen과 유사합니다. )
로 갈 것으로 기대합니다.






- A return to an 8-way associative L2 cache. Intel says that they saved power by going from 8-way to 4-way and this also helped with SKX (allowing the 768KB cache to be "tacked on" more easily), and they even claim no perf hit, but I think that this is wrong and it's part of the reason why SKL-S did not deliver more IPC over BDW client than it really should've (Intel seems to have been aiming for 10-15% based on the increases in the various OoO structures). With 10nm+ power consumption should come down a lot allowing for the higher cache associativity (increased hit rate in the L2 cache). 




- 8-way 연관 L2 캐시로 복귀. 인텔은 8-way 에서 4-way 로 전력을 절감했으며 스카이레이크X 
( 768KB  L2 캐시를 더 쉽게 "대충 부착" 할 수 있게 해줌 ) 에 도움을 주었으며 성능 하락( perf hit )이 없다고 주장했지만, 
내 생각에는 잘못된 것이고 스카이레이크-S 가 실제로 제공해야 하는 것 보다 BDW 클라이언트에게 IPC를 더 많이 제공하지 
못한 이유 중 하나입니다. 
( 인텔은 다양한 Order-of-Order 구조의 증가에 따라 10-15 %를 목표로 하고 있는 것으로 보입니다. ) 
10nm+ 공정의 전력 소비는 많이(a lot) 낮아질것이고 캐시 연관성이 높아지는 것이 가능하게(allowing) 될 것 입니다. 
( L2 캐시의 증가된 적중률 )






- Standard 10-15% increases in the sizes of the various buffers (OoO window, in-flight loads/stores, scheduler size, PRF sizes, and allocation queue).




- 다양한 버퍼 (OoO Window, in-Fligh 로드 / 저장소, 스케줄러 크기, PRF 크기 및 할당 대기열)의 크기가 표준 10-15 % 증가합니다.


 

 











최초의 10nm 공정의 캐논레이크의 IPC 향상이 스카이레이크 대비 5% 이하의 성능 향상을 가진다고 하니 아마 아이스레이크는 최소한 5% 이상의 성능향상을 보여줄 듯 합니다. 그나마 다행이라지만 진짜 딱 5% 향상만 될 수도 있습니다.
캐논레이크의 특징은 GT2 에서도 40 EUs 를 가집니다. 기존 스카이레이크 시리즈 다 GT2는 24 EUs 였는데
성능 개선을 하려는 듯 합니다. 아마 DDR4-3200 을 지원해서 메모리 대역폭 성능에 맞게 GPU 성능을 준 듯 하네요







아이스레이크는 기존에 알려진것과 달리 다 뜯어고친 아키텍쳐 라고 합니다. 성능이 무려 5~10% 의 엄청난 향상을
보여줄거라 합니다. 진짜 다 뜯어고쳐서 L1 캐쉬가 32kb 에서 48kb 로 늘었습니다. 보통 L2 나 L3 캐쉬 부분을 건드리는데
왜 저 부분을 늘렸는지 궁금하네요 디코더를 더 추가한다는 예측도 있습니다. 현 스카이레이크는 5개의 디코더와 
6uOp 를 처리할 수 있습니다.






Skylake Front-end.png














아이스레이크에서는 6 디코더와 8 uOp 를 처리할 수 있게 될까요?
디코더가 추가된다고 해도 성능 향상은 10~15% 선으로 잡네요 아마 10% 향상을 기대하는것이 정신 건강에 좋을 것 같습니다.
이 아이스레이크는 Zen 이 엄청난 인기를 얻기전 만들어진 아키텍쳐라 지금 뜯어 고칠수도 없습니다.
잘해봤자 코어수 늘리기나 클럭 올리기 밖에 할 것이 없습니다. 현실에서 AVX512 명령어는 쓸모가 없습니다.







벤치상으로는 2배가 나오는데 2011년도에 출시된 샌디브릿지의 AVX 명령어 사용하는 프로그램이 몇개나 있습니까? 
2013년도에 출시된 하스웰의 AVX2 명령어는 말할것도 없구요
아마 2020년 이후에 나온다는 sapphaire rapids 에서나 Zen 을 견제할 아키텍쳐가 나올 것 같네요







위키를 보면 아마 이때 8코어 메인스트림화 할려고 했던 것 같습니다.








아이스레이크에는 기대를 하지 마시고 8코어 메인스트림으로 내려온다 이것만 생각하시면 될 듯 합니다.
긱벤치의 저 엄청난 수치는 아마 오류가 난 듯 합니다. IPC가 거의 50% 정도 향상이 되야 저런 수치가 나오는데
저런 수치가 달성이 되면 아마 인텔은 맨날 벤치자료 유출을 할 것 입니다.
그래도 추가로 한개 더 기대를 한다면 EMIB 패키지 기술이네요 어쩌면 인텔 내장GPU에서 HBM 메모리 탑재할 수도 있습니다.
물론 희망이니 큰 기대는 안하는 것이 좋습니다..







초광대역 메모리를 위한 인텔의 새 패키지 기술 EMIB ( Embedded Multi-die Interconnect Bridge ) 








에뮬레이터 성능이 원체 인텔 CPU에 최적화 되어서 부득이하게 인텔 CPU 사는데 제발 개발자들이 AMD CPU에도
최적화 시켜주면 좋겠네요...  7nm 공정의 Zen2 에서 16코어로 나오면 좋겠네요 인텔 망하게
피나클릿지에서 IPC 10% 향상시키고 Zen2 에서 15% 만 향상시키면 거의 아이스레이크급 성능이네요